开发板中心论坛  

返回   开发板中心论坛 > CPLD/FPGA开发论坛 > Verilog HDL开发论坛

Verilog HDL开发论坛 Verilog HDL硬件描述语言应用的经验技巧交流、资料共享论坛

回复
 
主题工具 搜索本主题 显示模式
旧 2010-03-03, 20:59   #1
refiner
版主
 
refiner 的头像
 
注册日期: 2010-02-23
帖子: 39
声望力: 1
refiner 正向着好的方向发展
默认 VERILOG HDL快速入门 (中文)

VERILOG HDL快速入门 (中文版)
上传的附件
文件类型: zip VERILOG HDL快速入门.zip (363.2 KB, 90 次查看)
refiner 当前离线   回复时引用此帖
旧 2010-07-06, 21:10   #2
oemliwei
实习会员
 
注册日期: 2010-07-06
帖子: 2
声望力: 0
oemliwei 正向着好的方向发展
默认

感谢楼主分享!!!!
oemliwei 当前离线   回复时引用此帖
旧 2010-08-24, 16:49   #3
doom33
实习会员
 
注册日期: 2010-08-24
帖子: 6
声望力: 0
doom33 正向着好的方向发展
默认

感谢好人啊~~~~~~~~~~
doom33 当前离线   回复时引用此帖
回复

书签

主题工具 搜索本主题
搜索本主题:

高级搜索
显示模式

发帖规则
不可以发表新主题
不可以发表回复
不可以上传附件
不可以编辑自己的帖子

启用 BB 代码
论坛启用 表情符号
论坛启用 [IMG] 代码
论坛禁用 HTML 代码

论坛跳转

相似的主题
主题 主题作者 版面 回复 最后发表
Verilog HDL黄金参考指南中文版 refiner Verilog HDL开发论坛 1 2010-08-24 16:48


所有时间均为 北京时间 (GTM +8)。现在的时间是 21:43


Powered by Huanor® 版本 3.8.4
版权所有 ©2005 - 2010,北京华诺铭科电子科技中心
ICP备案证书号:京ICP备08101251号  
开发板中心